ディー・クルー・テクノロジーズ Blog

bookmark_borderPLL(その5)

だいぶ時間が空いてしまいましたが、PLLのその5を書きたいと思います。

ビヘイビアモデルをつかう

応答速度とジッタの量の関係を確認する

今回は、ビヘイビアモデルを使って応答速度とジッタの量の関係を確認してみたいと思います。

図1

図 1にビヘイビアモデルを使ってPLL全体の回路を示します。(PLLその2-PLLその3で使って物を同じです)

まずはノイズ源ですが・・・VCOの制御電圧に意図的に雑音源を入れました。

evco     out      0        value=fo*(2/(exp((Vref-v(vcn))/Kv)+1))

vnoise   vcn      vc       noise fmin=10 fmax=10MEG THN=0.01n

1行目はVCOの入出力(制御電圧=>出力周波数)特性を計算式で書いたもので、使ったパラメータは下記の値です。

.param fo=100

 .param dfp=’5/3.3′

 .param Kv=’1/(2*dfp)’

 .param Vref=1.65

.param fref=100

2行目が雑音源になります。VCO外部からの制御電圧Vcに雑音を加味してVcnとし、この電圧がVCOの発振周波数を決めるようにしています。雑音は10Hzから10MHzの熱雑音(白色雑音)で、0.01nV2/Hzの大きさです。

固定電圧を与えてPLL=OPENで過渡解析を行う

この状態で、PLLをOPENにして(VCO入力のR3を外して)Vciに固定電圧をあたえて雑音を含めた過渡解析を行った結果どうなるかと言うと、次のようになります。

図2

位相比較器の出力電圧は、雑音が無い時(V(PH)_1)に対して±1周期以上ずれていて、ゆらゆらしていることが分かります(V(PH)_2~6は雑音を考慮した過渡解析結果です)。

つまり、ジッタが1周期を超えてしまっている上に安定していないと言っていて、このままでは全く使い物になりません。これはPLLをOPENにした結果なので、VCOを単体で使うとこうなってしまいます。(発振器にクリスタルを使ったVCXOやTCXOなどは格段に安定しているので、こうはなりません)

PLL=CLOSEで応答速度毎にジッタの変化を見る

それでは、PLLをCLOSEにしてみたいと思います。

CLOSEする際、PLLの応答速度はフィルタ定数などを変更して下の3種類にしました。

図3

PLLの応答速度を、25KHz、250KHz、2.5MHzと変えたときにジッタ(つまり、V(PH)の動き)がどのように変化するかを見てみましょう。なお、それぞれのPLLの定数は以下の通りです。

PLLの応答速度=25KHzの時

25KHz

.param c1=160p r2=1k

.param c0=160n r0=100k r1=100

図4

PLLがCLOSEに成ったので、ゆらゆらゆれている様子はなくなりましがが、V(PH):位相比較器の出力電圧が±1近くまで触れているので1周期近い位相雑音、つまりジッタが出ていることに成ります。

PLLの応答速度=250KHzの時

250KHz

.param c1=16p r2=1k

.param c0=16n r0=100k r1=1k

図5

PLLの応答速度を早くすることで、だいぶ良くなりましたがまだ1周期の半分くらいのジッタが出ています。

PLLの応答速度=2.5MHzの時

2.5MHz

.param c1=1.6p r2=1k

.param c0=1.6n r0=100k r1=10k

図6

1周期の20%くらいのジッタになりましたので、これならクロックとして使えそうです。

PLLエラーアンプ出力の動きを比較する

PLLのエラーアンプ出力(図 1のVo)の動きを比較してみると、次のようになります。

応答速度:25KHz  

図7

応答速度:2.5MHz  

図8

応答速度:250KHz  

図9

応答速度が速いほど、エラーアンプの出力電圧が活発に動きます・・・当たり前のことですが。

つまり応答速度が速いと、いち早くジッタを補正し、正しい位相にあわすことが出来るので、ジッタが少なくなるのです。

次回は・・・このまま雑音について話を進めたいと(今は)思っていますが、気が変わってしまうかもしれません。その時はご容赦下さい。

ではまた。

bookmark_border反射(4)

高周波の回路設計を行っていると、Sパラメータに必ず出会います。なぜSパラメータと出会わないといけないかと言うと、集中定数では扱えなくなってしまったからです。

Sパラメータ(Sパラ)とは

前回の様に高周波信号は反射を起こします。進行していくものと反射に依って逆方向に進むものとが有り、これらの表現の一つの方法がSパラメータです。

図1

図 1の様に回路網に対して左から入力される信号と出て行く信号、また右側にも入力される信号と出て行く信号が定義されています。つまり、右側も左側も進行波と反射波を考えているという事になります。(注:図でa1とb1は別の端子に見えますが実際は一つの信号線です。入力される信号と出てくる信号を区別するために2本に分かれているだけです)

Sパラとの出会い

私がSパラメータ(以下Sパラ)に出会ったのはHP(Hewlett Packard)のネットワークアナライザーに触ったときでした。高価な測定器だったので、めったに触ることが出来成ったのですが、どうしても満足いく特性が得られず“Sパラを測定してみろ”と先輩に言われて恐る恐る触ったのがきっかけでした。

横軸が周波数になっている測定器との始めての出会いでした。

実はSパラメータは日本人の黒川兼行さんが考案したものであったことをご存知でしょうか?1965年IEEEに発表された“Power Waves and the Scattering Matrix”と言う論文でSパラがこの世に発表されたとのことです。

Sパラとは「散乱行列」

SパラのSはScattering(散乱)からきています。

何が散乱しているのかと言うと・・・Wikipediaに依れば、

「n対の端子を持つ電気回路において、入力方向に進む波の振幅をa1・・・an 、出力方向に進む波の振幅をb1・・・bnとしたとき、次のように記述する。b1 = S11a1 + S12a2 + ・・・ + S1nanb2 = S21a1 + S22a2 + ・・・ + S2nan・・・bn = Sn1a1 + Sn2a2 + ・・・ + Snnan

これらの式を行列を用いて次のように表現する。

このS11・・・Snnを要素とする行列が散乱行列であり、行列の要素がSパラメータである。Sパラメータの各要素は複素数表現であり、回路の振幅に対する影響に加えて位相に対する影響も内包する。」(引用終わり)

であり、散乱行列と言うのを使うので、Sパラと呼ぶのだと分かります。

正直いうとSパラは私にはまだ分からないことの方が多いです。

SPICEでは電圧や電流を扱うことに慣れているのですが、なかなか電力の方向まで扱うことが少ないため、イメージがつかみにくい事が原因ではないかと思います。

そこでSPICEでSパラを扱うことが出来る回路を紹介したいと思います。

Sパラを回路で理解する

図3

上の回路は端子PORTに接続された回路網のS11を計算して端子S11に出力してくれる回路です。

回路網で発生している電圧(端子PORTの電圧)を依存電源E0で検出し、信号源インピーダンスR0で発生している電圧を依存電源E1で検出して、前者の電圧から引いているだけです。

図4

今まで使っていた伝送路のS11を計算してみましょう。終端抵抗の値Rtmは50Ωです。

図5

低周波ではS11は低い値を保っています(つまり、反射が少ない)が、高周波に成ると

終端抵抗と並列に入っているコンデンサC0(10pF)の影響でS11が増加します。

図 1から

と表されます。もし、a2=0ならば(つまり、回路網の右側から電力が入力されない時)

となって、反射係数と同じ計算式となります。つまり、

と書くことが出来て、S11が分かれば回路網のインピーダンスZlがわかる事に成ります。

例えば200MHzのZlは終端抵抗Rtm=50Ωと10pFとの並列なので、

に成っているのでS11は、

となり、シミュレーションがほぼ正しいことが分かります。

非常に興味深いSパラの世界

伝送路の右から2つ目の特性インピーダンスZoを意図的に(製造誤差等を想定)60Ωにした結果も図 5にプロットしました。

この結果がネットワークアナライザーの実測とどのくらいの精度で一致しているかの確認はできないですが、大きなずれはないように思います。

高周波の世界でも、相手に伝えたいことがほんとに伝わるのには時間がかかることや、今までの環境と異なる環境にはスムーズに入っていけない事など、人の社会と同じようなことが起きているのが非常に興味深いです。

次回もこのSパラの世界を紹介する予定です。

bookmark_border反射(2)

今回も“反射”について話をしてみたいと思います。

終端抵抗についてのこれまでの認識

終端抵抗をOpenにしても波形のひずみが出ないことに驚きました。もちろん終端抵抗が特性インピーダンスと整合していないので、思いっきり反射はするのですが、終端抵抗の両端、つまりVoutの波形は歪んでいません。

今までの理解は「終端抵抗で最初の反射が発生するので、この箇所の整合は一番重要でここさえ抑えておけば、後は少し整合が悪くても波形は歪まない」でした。

図1

図 1は信号源インピーダンスを5mΩで、終端抵抗を50Ωにした場合です。当たり前ですが終端側で整合しているので、反射波が発生していません。このとき信号源には3.3V/50Ω=66mAの電流を流す能力が必要になります。

信号源インピーダンスを50Ωにして、終端抵抗を50GΩとする

図2

図 2は信号源インピーダンスを50Ωにして、終端抵抗を50GΩとした結果です。

終端側では整合していませんので、反射波が発生します。しかし、受信端の波形V(vout)は図 1とさほど変わりません。また、信号源に流れている電流は図 1の半分で済んでいます。更には反射波が同じ量で逆向きの電流を流しているので、信号源に流れる平均電流、つまり直流の電流は打ち消されてゼロになっています。終端抵抗が50GΩ(OPEN)なので、直流電流が流れないと言ってしまえばその通りなのですが、感覚的には納得いかないところです。こうなると、終端側に整合抵抗を入れるよりも信号源側に整合抵抗を入れた方が消費電力が少なくて済むので、有利だと言うことになります。

寄生デバイスの影響を考慮した反射とインピーダンス整合

今までは終端側が理想的な状態、つまり寄生デバイスの影響がない事を前提にしてきました。実際には終端側(例えば、ICの入力端子)には寄生容量などがついています。

図3

寄生容量=10pFとしたときの反射の様子

例えば図 3の様に寄生容量=10pFとしたときの反射の様子をシミュレーションしてみると次の様になります。

図4
図5

図 4が終端側で整合したもの、図 5が信号源側で整合したものです。

両図とも早い周波数成分の立上りや立下りの部分が寄生容量C0(10pF)の影響で反射していることが分かります。これは寄生容量の影響で終端側の入力インピーダンスが高周波になるほど低くなっているためです。また終端部分の波形V(vout)を比較してみると、信号源側で整合した方の波形がなまっているのが分かります。単に消費電力の点では信号源側の整合が有利なのですが、伝送速度と寄生容量に依っては信号源側での整合では十分な特性が得られないことがあるので、終端側との併用も検討する必要が出てきます。両方で整合するのが一番なのですが、消費電力や性能を、寄生容量や伝送路の長さなどの制約条件から最適化することが設計者の腕の見せ所と言えると思います。

パルス幅を長くして、反射波と重ねる

今まではパルスの幅が2nsecと短くして反射波が重ならないようにしてきました。

図6

図 6はパルス幅を20nsecと長くして、反射波と重なる様にしたものです。なお、信号源インピーダンスRsを40Ω(すこし反射します)、終端インピーダンスRtmを50GΩ(全反射です)としています。

終端側のV(vout)にはあまり影響が見られないですが、伝送路内のV(v3)では進行波と反射波が重なるため振幅が2倍になる箇所が出てきます。

例えば、伝送路の中間(例えばv3)から信号を取り出すように信号を分配する仕組み(mini-LVDSインターフェースなど)では要注意です。

さらに、複数のパルスを扱う

今までは孤立パルス(1個だけ)を扱ってきましたが、実際には複数のパルスが使われます。

図7

図 7の様に、前のパルスの反射に依って発生した2回目の進行波と次のパルスが重なると終端側の電圧に干渉として現れます。

反射は発生させないことに越した事は無いですが、反射波をいち早く整合させて消失させる事が大切で、信号源側と終端側の両方で反射を繰り返すと(多重反射が起きると)、自パルス以外の波形にも大きな影響を与える事に成ります。

いままでは過渡解析を使って反射を説明してきましたが、次回は小信号解析(AC解析)も使って、もう少し反射と格闘してみたいと思います。