ディー・クルー・テクノロジーズ Blog

bookmark_border電源フィルタ (2)

電源フィルタの弊害対策を考える

前回は電源フィルタの設計は意外と難しくて、雑音を除去するはずの電源フィルタが、逆に雑音や過剰な電圧を発生させてしまう回路になってしまう事があると紹介しました。

今回はその対策を考えてみたいと思います。

コンデンサとインダクタの挙動変化を知る

急激な電圧低下に耐えられないコンデンサ

前回の回路は負荷に流れる電流のピークを10mAとしていましたが、最初の電流でいきなり電圧が1V付近に降下しています。

図1

これは、コンデンサCf1の値が150pFと小さいために急激な電流の増加に電源電圧が耐えられないためです。

つまり、急速な電流の変化にはインダクタは応答できないので、コンデンサが電流を先ずは供給して頑張り、あとでインダクタからゆっくりと電流を供給してもらうといった動きをするのですが、最初の部分で頑張りが足りないと電圧が降下してしまいます。

コンデンサがどのくらい頑張れるかは、次式の計算で求めることが出来ます。

電圧降下は流れる電流を積分してコンデンサの値で割れば良いと言うことなので、計算してみると・・・の電圧降下が発生する事に成ります。

従って、150pFは10mAが40nsec流れるといった負荷には耐えられないということです。

コンデンサの値を大きくする

ではどうするかと言うと、コンデンサの値を大きくするのが一番簡単です。

150pFで2.67Vの電圧降下だったので、特性に影響のないところまでと言うと・・・2桁ずらして、15000pFで0.0267Vの電圧降下であったら特性に問題はなさそうです。

早速変更して計算をして見ましょう。前回と同じように1MHzをカットオフ周波数にするためのインダクタの値を計算してみると下記の様になりました。

1.7uHは一番系列で近い値の1.8uHとしました。

図2

電圧効果は無くなりましたが、代わりに電源が振動するようになってしまいました。

電源振動の原因を周波数特性で確認する

電圧源からの周波数特性を確認してみると・・・・

図3

案の定、ピーキングが発生していました。

共振するポイントを楽に計算で求める

このままではリンギングが条件に依ってはひどくなり、場合に依っては発振してしまう恐れがあります。このピーキングは電源フィルタのインダクタとコンデンサの共振に依って発生しているので、この共振のQを出来るだけ低くすれば良いのですが、その計算は結構面倒な計算式となり、途中で挫折した方もいるかもしれません。そこで、もう少し簡単な方法を紹介したいと思います。

図4

まず上の図の様に電源から見たインピーダンスを、回路を組み立てながら考えてみます。

図5

最初は抵抗だけしかないので、1KΩが見えているだけです。

図6

コンデンサCf1が並列に付くと、並列なので低いインピーダンスが見えます(優先されます)。コンデンサと抵抗のインピーダンスが等しくなる周波数は、R0=1KΩ、Cf1=15000pFの場合、となります。

図7

コンデンサとインダクタの共振回避の方法とは?

最後にインダクタLf1を直列に繋ぎます。今度は直列なのでインピーダンスが高いほうが見え、右の様に再びインピーダンスは高くなります。 ここで大事なのがコンデンサとインダクタがぶつかり合うポイントです。Lf1=1.8uH、Cf1=15000pFの場合、このポイントの周波数(つまり、共振周波数)はとなります。

この辺は教科書にも載っているので、知っている方がほとんどだと思います。

抵抗を入れ、ぶつかり合うインピーダンスのポイントをずらす

でも、ここからがミソです・・・ インダクタとコンデンサがぶつかり合ったポイントのインピーダンスは、Lf1=1.8uH、Cf1=15000pFの場合、 となります。

インダクタとコンデンサの特性が直接ぶつかり合うと“共振”を起こします。

これが、図 3のピーキングの原因なので、共振が起きないように、つまりインダクタとコンデンサが直接ぶつからないようにしてやれば、ピーキングも減る事に成ります。

図8

例えば、上の様にコンデンサC0に直列に抵抗R1を入れて、インピーダンスが抵抗値より下がらないようにすることで、直接インダクタとぶつかり合わないようにしてみます。

ピーキングも振動も抑えられる

Lf1=1.8uH、Cf1=15000pF、Rf1=15Ωとして計算した結果は次の様になります。

図9

ピーキングは大幅に減りました。それでは負荷を接続してみましょう。

図10

負荷電流に依って少し電源が変動しますが、大きな電圧降下も振動も無くなりました。

これでやっと電源フィルタの完成です。。。といいたいのですが、現実の電源フィルタにはもう少し工夫が必要です。それは寄生素子の影響です。

次回は寄生素子の影響を加味して、電源フィルタを完成させたいと思います。


bookmark_border電源フィルタ (1)

今回は電源に入れるフィルタについて紹介したいと思います。

なぜフィルタが必要なのか

フィルタは雑音を取り除く

電源になぜフィルタなどと面倒なものを入れるかと言うと、電源が理想的ではないからです。シミュレーションで使う電圧源や電流源はこの世の中にはありません。実際の電源は電圧や電流だけではなく出力インピーダンスも有限で周波数に依ってその値も変わります。また、色々な雑音が混じっています。

特にほんのわずかな電圧や電流を増幅するアンプにとって、電源に混じっている雑音は信号との区別がつかなくなり、致命的になります。

フィルタ自身も”雑音”を出す源

また、ややこしいのは雑音を出すのは電源だけではなく、自分自身でもあると言う事です。つまり、出力インピーダンスが有限の電圧源は、負荷に流れる電流が増えると電圧降下が発生して、これが負荷にとっては雑音になります。デジタル回路で扱うデータに応じてヒゲのようなスイッチングノイズが出るのは、負荷電流が変わっていることが発端になっているのです。

そんなわけで、電源入れるフィルタは電源が出す雑音だけではなく、自分自身が出す雑音も取り除くことも目的なのです。

フィルタを作成する

では実際に電源フィルタを作ってみたいと思います。

回路の負荷を想定し、カット(除去)周波数を定める

まずは回路の負荷を1KΩと想定します。3.3V電源であれば3.3mAが流れている事になります。デジアナ混在のSoCなどに使われているBGRなどの基準電源と思ってください。

次に電源からの雑音をカット(除去)する周波数を1MHzと決めます。

図1

フィルタ・インダクタの組み合わせを算出する

フィルタの方はLCの2次のLPFとします。共振周波数fcは次式で表されるので、

—————– (1)

共振周波数fcを10MHzとしたときのフィルタ定数Lf1,Cf1の組み合わせを計算してみます。なお、インダクタLf1は(1)式から次の様に計算できます。

—————– (2)

回路を組んで、周波数特性を計算する

これらの組み合わせを上の回路図に適用して、電源V0を信号源として、OUTの周波数特性を計算してみると・・・

図2

組み合わせに依って、ピーキングが発生しています。ピーキングの有無や量は、負荷のR0=1KΩに対して、共振する周波数のインピーダンスが大きいか小さいか、また負荷に対して並列に接続されているのか直列になっているのかにも依ります。

フィルタを調整する

フィルタ値を決めて部品を選定する

この辺りは後で詳しく説明することとして、フィルタの値を仮に決めたいと思います。

コンデンサは200pFより少し小さい方が良さそうなので150pFにします。これを使って計算で求めたインダクタは170uHなのですが、部品としては系列のある180uHとします。

図3

回路の周波数特性・過渡応答を確認する

この回路の周波数特性と電源の起動応答を見てみると次の様になります。

図4
図5

これで周波数特性も過渡応答も確認できたので、これで完了!と行きたいのですがまだ負荷電流変動が残っています。

負荷電流変動の確認をおこなうと。。

前の回路図の負荷変動用電流源I3に下記のようなランダムな負荷電流を加えてみます。

図6

ランダムな負荷電流は10mAピークとしましたが、上の図の様にフィルタ出力電圧OUTは大きく低下して1V付近まで落ち込んでしまい、このままでは回路は誤動作してしまいます。また、負荷電流が減ったとき、電源電圧より高い電圧が印加されるので、デバイスが破壊してしまう可能性もあります。

やはり難しい電源フィルタの設計

このように電源フィルタの設計は意外と難しく、電源回路や負荷となる回路の動作を理解し、これらに合わせて最適なフィルタの型や定数を設計しないと、雑音を除去するはずの電源フィルタが、逆に雑音や過剰な電圧を発生させてしまう回路になってしまい、悪くするとデバイスを破壊してしまう様な惨事になりかねません。

次回は上の回路をどう直していくかを紹介したいと思います。

 

bookmark_border反射 (5)

反射の周波数特性と波形

Sパラメータと反射

今回もSパラメータについてもう少し紹介したいと思います。

S11が入力側(左側)の反射量を示すなら、S22は出力側(右側)の反射量を示します。

そしてS21が入力から出力への(左から右への)電力伝達量を、S12は出力から入力への(右から左への)電力伝達量を示します。

図1

Sパラメータの中で先ず注目するのは、S21ではないでしょうか。

Sパラメータで、LSIの内部波形を推定できる

非測定物の周波数特性がどうなっているか、ピーキングは無いか? などを先ず確認する時に使います。そして次に注目するのがS11やS22ではないかと思います。 S11やS22に注目する理由は、実際に触ることが出来ないLSIの内部の波形を推定すること出来るからではないでしょうか。

図2

寄生素子の影響を特定する手助けとなるSパラメータ

例えば、実際の評価でなぜかエラーを発生してしまうLSIがあったとします。寄生素子の影響であることはなんとなくわかっているのですが、どう調べたら良いか分からないこともあると思います。そんな時、S11が原因究明の手助けになってくれます。

まずLSIの等価モデルを想定します。上の図の様に最も簡単なものを使い、インダクタL0はボンディングワイヤーを、コンデンサC0はPADと入力トランジスタの寄生容量を等価するものとします。

PAD容量や入力トランジスタの寄生容量はデバイスの特性なので、デザインマニュアルなどを参照すればある程度の数字を得ることができると思います。問題なのはインダクタで、ボンディングワイヤーの長さ(特にループになっている分)や、PKGの端子がどの程度のインダクタになっているかを知るには骨が折れます。

S11からエラー原因が特定されない

上の回路で、Cp=1pFとしてインダクタLpを変化(2n, 5n,10n,20nH)させたときのS11を計算した結果を下に示します。

図3

等価回路を良く見ると、L/Cの直列共振回路となっています。なので、共振周波数では整合抵抗R0に非常に低いインピーダンスが並列に入っている事に成ります。そのためS11は全反射(入力した電力の全てを反射する)し0dBを示す事に成ります。もし、実測したS11に全反射となる周波数があれば、その周波数を合わせるようにインダクタを計算して求めることが出来ます。 しかし、S11が全反射する周波数から寄生インダクタを求めても、なぜエラーが発生するかの説明は出来ません。そこで、等価回路のVout端子の周波数特性を確認してみます。

等価回路のVout端子の周波数特性を確認する

図4

S11の全反射する周波数で、ピーキングが発生していることが分かります。

入力波形にはリンギングが表れないことがある

このまま過渡解析をしてみると・・・

図5

大きなリンギングが発生して、エラーになっていることが分かります。更に厄介なことはLSIの入力波形を見ると分かります。

図6

LSIの入力波形には大きなリンギングは現れていません!

つまり、このLSIを評価するときに、LSIの端子Vinをプローブで観測しても上の図の様に“少しリンギングが有るけど、エラーするほどではないので、入力部には問題はない”と済ましてしまうと、永遠にエラーするなぞが分からないままになってしまいます。

入力部とSパラメータの測定結果比較が重要

簡易的でも、入力部の等価モデルとS11の測定結果を比較することで、実測できない内部の波形を推定することが出来ます。 ところで、LVDSなどの高速インターフェースでは整合抵抗をLSIの中に搭載することが一般的です。上の回路例では、整合抵抗R0はLSIの外部に実装していますがこれをLSI内に移動した場合の効果はと言うと・・・

図7
図8
図9

その効果が圧倒的なのは波形(図5が外部整合、図9が内部整合)を見れば一目瞭然です。

整合抵抗(終端抵抗)は偉い

インピーダンス整合用の抵抗R0は、終端抵抗とも呼びます。そこ場所で今までの伝送路が終わるのでこの名前なのだと思うのですが、やはり終端抵抗は最後につけないとその効果が出ないと言うことだといってしまえばそうなのですが・・・寄生容量やインダクタや伝送路のミスマッチ、歪を全て背負って、終端する抵抗って偉いと思うのです。

次回はこのSパラメータと他のパラメータの関係について紹介していきたいと思います。