CMOS LSIについての３回目です。

今日はLSIのデザインルール微細化に伴う低電源電圧化についてお話します。

ＣＭＯＳＬＳＩの低消費電力化のためには、電源電圧Ｖｅの低減が最も有効であることは、前回記事でもお話した通りですが、最大動作周波数ＦｍａｘがＶｅに依存しているので、最大周波数も低下してしまうという問題がございます。これはどう解決したらよいのでしょうか。

デザインルール微細化に伴う低電源電圧化

ＣＭＯＳプロセスは、３年（１世代）でデザイン・ルール“Ｌ”が０.７倍にスケールダウンされるので、前回お示しした(7)式の分母のＬ^1.5が小さくなります。

これは図４のＶｅ－Ｆｍａｘ特性の勾配が大きくなる事を意味し、同一電源電圧であれば３年で約１.７倍の高速化を図れることになります。

別の言い方をすれば、ある周波数Ｆｘを動作させる電源電圧は３年で２／３にできる（図５）。さらにスケールダウン則に伴う容量低減も考慮すると消費電力は３年で１／３にする事ができる。

すなわち、デザイン・ルール“Ｌ”の微細化に伴い、キャリアの移動度の速度飽和現象およびホットキャリア耐性の問題が発生し、ＭＯＳトランジスタの最高性能を発揮する電圧、いわゆる「最良電圧」は低電圧化していく、という事になります。

最大動作周波数 Fmaxの温度特性について

低電源電圧動作では、Ｆｍａｘの温度特性に注意する必要があります。(6)式を高温および低温について図示すると図６となります。

高温環境ではキャリア移動度が低下するため、キャリア移動度μは負の温度係数を持っている。また高温環境では印加ゲート電圧に対してウェルにチャネルができ易くなるので、Ｖｔｈは負の温度係数を持っている。

以上からＦｍａｘの温度特性は、「高い電源電圧では低温環境の方が、低い電源電圧では高温環境の方が高速化する逆転現象」が起こります。プロセスによっても依存いたしますが、一般にＶｄｄ＝１～１.５Ｖの間に温度係数ゼロの点が存在するようです。

CMOS LSIで高速応答性を維持しながら、低消費電力化を図る

ＣＭＯＳ・ＬＳＩの設計において、その高速性を維持しながら、低消費電力化を図る事が重要である。ここで、(1)式に示した消費電力の式を再度(8)として示します。

  Ｐｃ　＝　Ｃ・Ｖｅ・Ｖｉ・ｆ＋Ｖｅ・Ｉｄｃ　・・・・・（８）

ここでＩｄｃはＤＣ電流成分で、センスアンプの電流源、ダウンコンバータのバイアス電流、低しきい値ＭＯＳトランジスタのサブスレッシュホールド・リーク電流等です。

ＬＳＩの低消費電力化とは、所望の動作をさせながら、(8)式の各項の値をいかに低減するかの技術です。その代表的な技術について、また次の記事でご紹介いたします。

CMOS LSIの続きとなります。

FmaxのVe依存について

前回の最後に最大動作周波数について式(3)を導きました。

ＭＯＳトランジスタの飽和領域の特性について、ＲｏはＭＯＳトランジスタのダイナミック・オン抵抗（非飽和領域）、Ｇｍは相互コンダクタンスで（飽和領域）で、この２つは下のような関係にあります。

下の図３にＭＯＳトランジスタの飽和領域の特性を示します。

この図３から、Ｇｍ（飽和領域）を求めると、(4)式で表されます。

(3)，(4)式から最大動作周波数Ｆｍａｘは(5)式で表されます。

一般にＣＭＯＳは、フルスイング動作なので、Ｖｇｓ＝Ｖｅと表せます。またＭＯＳトランジスタのデザイン・ルールをＬとすると、スケーリング則により、ｔｏｘ、Ｗ、Ｌｇ、C はほぼＬに比例する。以上から(5)式は(6)式の様に簡略化できます。

更にサブミクロン以下の微細なＭＯＳトランジスタでは、キャリアの速度飽和により近似的にμ ∝√Lの関係にあるので、(7)式の様にも表現できる。

(6)式から電源電圧Ｖｅに対する最大動作周波数Ｆｍａｘの関係を図示すると図４の様になる。

今回は、式の変形を多用しましたが、最大動作周波数Ｆｍａｘが電源電圧Ｖｅと依存関係にあることをお分かりいただけたらうれしいです。

CMOS LSIの強み

LSI(大規模集積回路)はCPUやメモリ、各種デジタル回路など、幅広いアプリケーションで使用されており、現代のエレクトロクス製品になくてはならない技術です。

LSIに搭載するトランジスタを小さくたくさん並べ集積度をあげるほどLSIの演算性能は上がるのですが、様々な課題が発生します。LSIの動作周波数を上げればトランジスタの処理速度は上がりますが、消費電力も上がります。トランジスタは0と1を電気的に切り替えるスイッチなので、スイッチを動かせば動かすほど当然電力消費が増加します。

CMOS LSIは、こうした課題に対処できるように、低消費電力でありつつ高速応答性がその特徴です。このブログでは、どのようにCMOSの技術特性を活用し、高い応答性能をどのように引き出していったのか、数式や図を使ってご紹介していきたいと思います。

CMOS LSIの Pc(消費電流）の求め方

さて、CMOS LSIの中で、電力はどのように供給され、どのように使われるのでしょうか。数式によって導き出してみます。まず始めに、CMOS LSIのPc (消費電流）の求め方式にまとめてみました。これは式（1）のように示すことができます。

次にCMOS LSIのトランジスタで起きている電流の動きについて図１に示しました。

CMOSのMOSとは「MOSトランジスタ（金属酸化膜半導体トランジスタ）」のことで、このMOSトランジスタにはNチャネル型とPチャネル型があります、CMOS LSIはこれらのトランジスタを組み合わせて構成されます。LSI内部ノードおよび外部ピンの容量を充放電する際、この図で「P」と書いているPチャネル型MOS(PMOS)で充電し、「N」と書いているNチャネル型MOS(NMOS)を用いて放電されます。

一般にＣＭＯＳ回路はフルスイング動作なので、Ｖｉ＝Ｖｅとなります。したがって消費電力は式(1）を変形して、式(2）でも表すことができます。

すなわち消費電力Pcは電源電圧Veの２乗に比例するので、電源電圧Ｖｅの低減が低消費電力化に最も有効であることがわかります。

Fmax（最大周波数） の求め方

つぎに、最大動作周波数 “Ｆｍａｘ”についてです。

図2でCMOS LSIの内部を簡易的に示してみました。ここで“Ｆｍａｘ”は、図2の”ノード①” をいかに早く充電できるかに等しいので、式(3)で表すことができます。

ここで想定していただきたいことがあります。単に電源電圧Ｖｅを下げると、CMOS LSIの最大動作周波数Fmaxが低下する問題が生じます。CMOS LSIの技術では、低消費電力でありながら高速応答性が保てることが特徴ですから、そのあたりを解決していく術であります。

次回は、電源電圧Ｖｅと最大周波数Ｆｍａｘの依存関係についてもう少し深く説明していきます。