システムLSIの低消費電力化技術（２）

2024年3月29日 2 システムL S I 教室, 技術情報

こんにちは。今日はDRAM,SRAM, フラッシュメモリなどの低消費電力化についてお伝えします。活性化領域の最小化技術とは？ＤＲＡＭ、ＳＲＡＭ、フラッシュメモリ等のメモリでは、ワード線およびビット線分割によるアレー分割によって、その空間的活性化領域を低減し、低消費電力化を図っています。携帯機器等に使用されるプロセッサでは、プロセッサを構成する各機能ブロックへのクロックの供給を必要に応じて断続的 […]

こんにちは。今日はDRAM,SRAM, フラッシュメモリなどの低消費電力化についてお伝えします。

前回の記事

活性化領域の最小化技術とは？

ＤＲＡＭ、ＳＲＡＭ、フラッシュメモリ等のメモリでは、ワード線およびビット線分割によるアレー分割によって、その空間的活性化領域を低減し、低消費電力化を図っています。携帯機器等に使用されるプロセッサでは、プロセッサを構成する各機能ブロックへのクロックの供給を必要に応じて断続的にコントロールするパワーマネジメントによって低消費電力化を図っています。こうした活性化領域の最小化技術について説明します。

ワード線分割

ワード線分割の原理を図９※に示します。ワード線を分割してＮ個のサブアレーに分ける事により、１本のワード線に接続されるセル数を１／Ｎに減らします。１個のサブアレーのみが活性化されるので、低消費電力化が図れます。　

※原理を示したもので、現在実践されるワード線分割は多様化しています。

フラッシュメモリのプログラム動作時の様に高電圧パルスが必要な場合は、上図の副ローデコーダに増幅器の役割も担わせて、高電圧系の活性化領域を減らし低消費電力化を図る事もできる。ビット線についても同様に階層化する事により、同様の効果が得られます。

選択的ビット線プリチャージ

選択的ビット線プリチャージは、ＡＳＩＣにおけるＲＡＭやＲＯＭ等で用いられている技術で、その原理を図10に示します。

本方式のコンセプトは読み出し動作において選択されたビット線のみプリチャージして、低消費電力化を図る事です。プリチャージはカラムスイッチを介してセンスアンプ側から行います。読み出し動作で選択されていないビット線は、カラムスイッチが閉じているため、プリチャージされず、活性化領域の最小化＝低消費電力化が図れます。

以前に画像処理に使うＭＰＥＧ２ビデオコーデックＬＳＩを開発したことがありますが、従来版ではLSIの全消費電力の２／３をデュアルポートＲＡＭが占めていたのですが、この選択的ビット線プリチャージ方式を用いる事によって、ＲＡＭの消費電力を１／３以下にする事に成功し、６００ｍＷという低消費電力のＭＰＥＧ２ビデオコーデックチップを実現したことがあります。

バス分割

現在のＭＰＵやＤＳＰでは、そのメインバスがチップ全体に及んでおり、より大きな容量値を持っていることが多いです。こうしたチップではＤＣＴやディジタル・フィルタ等の処理を行う時、積和演算がくり返し行われますが、この積和演算はＡＬＵ及び乗算器とレジスタとのデータのやりとりが頻繁で、しかもそれをメインバスを介して行うため、大きな容量ノードであるメインバスの活性化率が上がってしまい、消費電力的に問題となっておりました。その解決策であるバス分割を図11に示します。

バス分割では、あたかも得意な機能の異なる右脳と左脳を脳梁で分けるように、積和演算を行うアクセスが頻繁な「演算系」とアクセス頻度が高くない「周辺系」とを分割する事によって低消費電力化が図られています。

次に、DRAM混載SOCについて事例を折り混ぜながら解説していこうと思います。

曽根田光生

電気通信大学卒業。ソニー（株）で画像信号処理用LSI、ビデオメモリ、A/Dコンバータ、MPEG2チップの設計/商品化、低消費電力技術及びプレイステーション用セル回路設計などに尽力し、システムLSIに関連する特許を240件出願。ISSCC及びVLSI Circuitsのプログラム委員を歴任。工業所有権協力センター（財団）にて特許の先行技術調査を担当。 2023年ディー・クルー・テクノロジーズ（株）に入社。特許、半導体設計、技術人材育成等の業務に携わっている。

システムLSIの低消費電力化技術（１）

2024年3月29日 2 システムL S I 教室, 技術情報

こんにちは。今日はCMOS LSIの性能を上げつつ低消費電力化を実現する技術の１つをご紹介します。前の記事「CMOS LSIの消費電力と動作周波数」をご覧になる方はこちら低しきい値ＭＯＳ技術とは低電源電圧領域におけるＣＭＯＳＬＳＩの高速動作の最大のポイントはＶｔｈです。Ｖｔｈを低くできれば高速化を図れるはずですが、実際はサブスレッシュホールド・リーク電流という別の問題によって効果は制限され […]

こんにちは。今日はCMOS LSIの性能を上げつつ低消費電力化を実現する技術の１つをご紹介します。

前の記事「CMOS LSIの消費電力と動作周波数」をご覧になる方はこちら

低しきい値ＭＯＳ技術とは

低電源電圧領域におけるＣＭＯＳＬＳＩの高速動作の最大のポイントはＶｔｈです。Ｖｔｈを低くできれば高速化を図れるはずですが、実際はサブスレッシュホールド・リーク電流という別の問題によって効果は制限されてしまいます。一般にＳｉ－ＭＯＳでは、Ｖｔｈを０.１Ｖ下げると、そのＯＦＦ時のリーク電流が１桁増えます。Ｖｔｈを下げられる限界はプロセス製造ばらつきを考慮すると０.３～０.４Ｖです。

ところが近年、論理回路のＶｔｈを０.１～０.２Ｖのレベルまで下げて回路の高速化を図り、低電圧化により増大するリーク電流を回路的工夫によって解決する技術が開発されました。それぞれ「ＭＴ－ＣＭＯＳ　（Multi－Threshold　CMOS）」「ダイナミック・ウェル・バイアス法」と呼ばれます。

ＭＴ－ＣＭＯＳ　（Multi－Threshold　CMOS）

ＭＴ－ＣＭＯＳの原理図を図７に示します。

０.１～０.２Ｖレベルの低しきい値（Ｌ－Ｖｔｈ）ＭＯＳで構成されたＬＳＩ論理回路を機能に応じていくつかの回路ブロックに分け、各ブロックとＬＳＩ電源との間に、０.４～０.５Ｖレベルの標準しきい値ＭＯＳ（H－Ｖｔｈ）の電源スイッチを挿入します。

ＭＴ－ＣＭＯＳでは、パワーマネジメントによって動作ブロックと非動作ブロックに制御され、動作ブロック【青】の（Ｈ－Ｖｔｈ）ＭＯＳスイッチのみＯＮさせます。動作ブロック【青】の論理回路は（Ｌ－Ｖｔｈ）ＭＯＳで構成されており、低電圧にもかかわらず高速動作します。一方、非動作ブロック【赤】の（Ｌ－Ｖｔｈ）ＭＯＳで構成される論理回路には、サブスレッシュホールド・リーク電流が流れるものの、（Ｈ－Ｖｔｈ）ＭＯＳスイッチによって遮断され、悪影響を抑え込みます。

動作ブロック【青】の論理回路のサブスレッシュホールド・リーク電流は依然存在するのですが、信号処理に応じてノードを充放電する動作電流に比べて小さいので無視できます。加えて、動作ブロックの電源スイッチによる電圧ドロップ（IRドロップ）についても、各ブロックのサブ電源ラインが持つ大きなノード容量による低域フィルタ的な働きにより抑圧され、ほとんど問題とならないです。

このＭＴ－ＣＭＯＳ技術は、90nｍ以降の先端プロセスを待たずに、１Ｖレベルの低電源電圧における高速動作を実現する有力な手段となりました。

ダイナミック・ウェル・バイアス法

ダイナミック・ウェル・バイアス法は、ＬＳＩ論理回路を低しきい値（Ｌ－Ｖｔｈ）ＭＯＳを用いて構成し、回路の高速化を図る方法です。ＭＴ－ＣＭＯＳと同様、非動作（スタンバイ）時における（Ｌ－Ｖｔｈ）ＭＯＳを介したサブスレッシュホールド・リーク電流が問題となるのですが、これを、ソースーウェル間を深くバイアスする事によりＶｔｈの値を大きくしてリーク電流を抑圧するのが、ダイナミック・ウェル・バイアス法のコンセプトです。この原理図を図８に示しました。

ＬＳＩを機能に応じていくつかのブロックに分け、各ブロックごとのウェル・バイアスを動作ブロックについては浅く（Ｖｔｈ→小）して動作を高速化し、待機ブロックは深く（Ｖｔｈ→大）してリークを押さえる。ＭＴ－ＣＭＯＳとは違うVthのコントロール技術で、サブスレッシュホールド・リーク電流を抑圧しつつ低電源電圧高速動作を実現できる。

冒頭でＶｔｈの制御では、プロセス製造ばらつきの考慮が必要と申し上げましたが、１Ｖレベルの低電源電圧動作時では、プロセス上のばらつきが動作周波数に与える影響が大きく、Ｖｔｈが高い方向へ大きくバラツクと最大動作周波数が極端に低下してしまいます。ダイナミック・ウェル・バイアス法では、動作ブロックにおいて、ウェル・バイアスをＶｔｈのバラツキに適応してコントロールすれば、安定した所望のＶｔｈが得られ、低電源電圧高速動作を実現する事ができます。確立後しばらくこの方法はプロセス、温度、電源電圧等の変動において有力な手段でありました。

次は、活性化領域を最小化して省電力化を狙った技術をご紹介します。

次の記事へ

システムLSI教室目次

曽根田光生

電気通信大学卒業。ソニー（株）で画像信号処理用LSI、ビデオメモリ、A/Dコンバータ、MPEG2チップの設計/商品化、低消費電力技術及びプレイステーション用セル回路設計などに尽力し、システムLSIに関連する特許を240件出願。ISSCC及びVLSI Circuitsのプログラム委員を歴任。工業所有権協力センター（財団）にて特許の先行技術調査を担当。 2023年ディー・クルー・テクノロジーズ（株）に入社。特許、半導体設計、技術人材育成等の業務に携わっている。

CMOS LSIの消費電力と動作周波数（３）

2024年3月22日 2 システムL S I 教室, 技術情報

CMOS LSIについての３回目です。今日はLSIのデザインルール微細化に伴う低電源電圧化についてお話します。ＣＭＯＳＬＳＩの低消費電力化のためには、電源電圧Ｖｅの低減が最も有効であることは、前回記事でもお話した通りですが、最大動作周波数ＦｍａｘがＶｅに依存しているので、最大周波数も低下してしまうという問題がございます。これはどう解決したらよいのでしょうか。デザインルール微細化に伴う低電源電 […]

CMOS LSIについての３回目です。

前回記事はこちら

今日はLSIのデザインルール微細化に伴う低電源電圧化についてお話します。

ＣＭＯＳＬＳＩの低消費電力化のためには、電源電圧Ｖｅの低減が最も有効であることは、前回記事でもお話した通りですが、最大動作周波数ＦｍａｘがＶｅに依存しているので、最大周波数も低下してしまうという問題がございます。これはどう解決したらよいのでしょうか。

デザインルール微細化に伴う低電源電圧化

ＣＭＯＳプロセスは、３年（１世代）でデザイン・ルール“Ｌ”が０.７倍にスケールダウンされるので、前回お示しした(7)式の分母のＬ^1.5が小さくなります。

これは図４のＶｅ－Ｆｍａｘ特性の勾配が大きくなる事を意味し、同一電源電圧であれば３年で約１.７倍の高速化を図れることになります。

別の言い方をすれば、ある周波数Ｆｘを動作させる電源電圧は３年で２／３にできる（図５）。さらにスケールダウン則に伴う容量低減も考慮すると消費電力は３年で１／３にする事ができる。

すなわち、デザイン・ルール“Ｌ”の微細化に伴い、キャリアの移動度の速度飽和現象およびホットキャリア耐性の問題が発生し、ＭＯＳトランジスタの最高性能を発揮する電圧、いわゆる「最良電圧」は低電圧化していく、という事になります。

最大動作周波数 Fmaxの温度特性について

低電源電圧動作では、Ｆｍａｘの温度特性に注意する必要があります。(6)式を高温および低温について図示すると図６となります。

高温環境ではキャリア移動度が低下するため、キャリア移動度μは負の温度係数を持っている。また高温環境では印加ゲート電圧に対してウェルにチャネルができ易くなるので、Ｖｔｈは負の温度係数を持っている。

以上からＦｍａｘの温度特性は、「高い電源電圧では低温環境の方が、低い電源電圧では高温環境の方が高速化する逆転現象」が起こります。プロセスによっても依存いたしますが、一般にＶｄｄ＝１～１.５Ｖの間に温度係数ゼロの点が存在するようです。

CMOS LSIで高速応答性を維持しながら、低消費電力化を図る

ＣＭＯＳ・ＬＳＩの設計において、その高速性を維持しながら、低消費電力化を図る事が重要である。ここで、(1)式に示した消費電力の式を再度(8)として示します。

Ｐｃ　＝　Ｃ・Ｖｅ・Ｖｉ・ｆ＋Ｖｅ・Ｉｄｃ　・・・・・（８）

ここでＩｄｃはＤＣ電流成分で、センスアンプの電流源、ダウンコンバータのバイアス電流、低しきい値ＭＯＳトランジスタのサブスレッシュホールド・リーク電流等です。

ＬＳＩの低消費電力化とは、所望の動作をさせながら、(8)式の各項の値をいかに低減するかの技術です。その代表的な技術について、また次の記事でご紹介いたします。

システムLSIの低消費電力化技術（１）を読む

システムLSI教室目次

曽根田光生

電気通信大学卒業。ソニー（株）で画像信号処理用LSI、ビデオメモリ、A/Dコンバータ、MPEG2チップの設計/商品化、低消費電力技術及びプレイステーション用セル回路設計などに尽力し、システムLSIに関連する特許を240件出願。ISSCC及びVLSI Circuitsのプログラム委員を歴任。工業所有権協力センター（財団）にて特許の先行技術調査を担当。 2023年ディー・クルー・テクノロジーズ（株）に入社。特許、半導体設計、技術人材育成等の業務に携わっている。

CMOS LSIの消費電力と動作周波数（２）

2024年3月21日 2 システムL S I 教室, 技術情報

CMOS LSIの続きとなります。 FmaxのVe依存について前回の最後に最大動作周波数について式(3)を導きました。ＭＯＳトランジスタの飽和領域の特性について、ＲｏはＭＯＳトランジスタのダイナミック・オン抵抗（非飽和領域）、Ｇｍは相互コンダクタンスで（飽和領域）で、この２つは下のような関係にあります。下の図３にＭＯＳトランジスタの飽和領域の特性を示します。この図３から、Ｇｍ（飽和領域）を […]

CMOS LSIの続きとなります。

前回の記事

FmaxのVe依存について

前回の最後に最大動作周波数について式(3)を導きました。

ＭＯＳトランジスタの飽和領域の特性について、ＲｏはＭＯＳトランジスタのダイナミック・オン抵抗（非飽和領域）、Ｇｍは相互コンダクタンスで（飽和領域）で、この２つは下のような関係にあります。

下の図３にＭＯＳトランジスタの飽和領域の特性を示します。

この図３から、Ｇｍ（飽和領域）を求めると、(4)式で表されます。

(3)，(4)式から最大動作周波数Ｆｍａｘは(5)式で表されます。

一般にＣＭＯＳは、フルスイング動作なので、Ｖｇｓ＝Ｖｅと表せます。またＭＯＳトランジスタのデザイン・ルールをＬとすると、スケーリング則により、ｔｏｘ、Ｗ、Ｌｇ、C はほぼＬに比例する。以上から(5)式は(6)式の様に簡略化できます。

更にサブミクロン以下の微細なＭＯＳトランジスタでは、キャリアの速度飽和により近似的にμ ∝√Lの関係にあるので、(7)式の様にも表現できる。

(6)式から電源電圧Ｖｅに対する最大動作周波数Ｆｍａｘの関係を図示すると図４の様になる。

今回は、式の変形を多用しましたが、最大動作周波数Ｆｍａｘが電源電圧Ｖｅと依存関係にあることをお分かりいただけたらうれしいです。

曽根田光生

電気通信大学卒業。ソニー（株）で画像信号処理用LSI、ビデオメモリ、A/Dコンバータ、MPEG2チップの設計/商品化、低消費電力技術及びプレイステーション用セル回路設計などに尽力し、システムLSIに関連する特許を240件出願。ISSCC及びVLSI Circuitsのプログラム委員を歴任。工業所有権協力センター（財団）にて特許の先行技術調査を担当。 2023年ディー・クルー・テクノロジーズ（株）に入社。特許、半導体設計、技術人材育成等の業務に携わっている。

CMOS LSIの消費電力と動作周波数（１）

2024年3月21日 2 システムL S I 教室, 技術情報

CMOS LSIの強み LSI(大規模集積回路)はCPUやメモリ、各種デジタル回路など、幅広いアプリケーションで使用されており、現代のエレクトロクス製品になくてはならない技術です。 LSIに搭載するトランジスタを小さくたくさん並べ集積度をあげるほどLSIの演算性能は上がるのですが、様々な課題が発生します。LSIの動作周波数を上げればトランジスタの処理速度は上がりますが、消費電力も上がります。トラン […]

CMOS LSIの強み

LSI(大規模集積回路)はCPUやメモリ、各種デジタル回路など、幅広いアプリケーションで使用されており、現代のエレクトロクス製品になくてはならない技術です。

LSIに搭載するトランジスタを小さくたくさん並べ集積度をあげるほどLSIの演算性能は上がるのですが、様々な課題が発生します。LSIの動作周波数を上げればトランジスタの処理速度は上がりますが、消費電力も上がります。トランジスタは0と1を電気的に切り替えるスイッチなので、スイッチを動かせば動かすほど当然電力消費が増加します。

CMOS LSIは、こうした課題に対処できるように、低消費電力でありつつ高速応答性がその特徴です。このブログでは、どのようにCMOSの技術特性を活用し、高い応答性能をどのように引き出していったのか、数式や図を使ってご紹介していきたいと思います。

CMOS LSIの Pc(消費電流）の求め方

さて、CMOS LSIの中で、電力はどのように供給され、どのように使われるのでしょうか。数式によって導き出してみます。まず始めに、CMOS LSIのPc (消費電流）の求め方式にまとめてみました。これは式（1）のように示すことができます。

次にCMOS LSIのトランジスタで起きている電流の動きについて図１に示しました。

CMOSのMOSとは「MOSトランジスタ（金属酸化膜半導体トランジスタ）」のことで、このMOSトランジスタにはNチャネル型とPチャネル型があります、CMOS LSIはこれらのトランジスタを組み合わせて構成されます。LSI内部ノードおよび外部ピンの容量を充放電する際、この図で「P」と書いているPチャネル型MOS(PMOS)で充電し、「N」と書いているNチャネル型MOS(NMOS)を用いて放電されます。

一般にＣＭＯＳ回路はフルスイング動作なので、Ｖｉ＝Ｖｅとなります。したがって消費電力は式(1）を変形して、式(2）でも表すことができます。

すなわち消費電力Pcは電源電圧Veの２乗に比例するので、電源電圧Ｖｅの低減が低消費電力化に最も有効であることがわかります。

Fmax（最大周波数）の求め方

つぎに、最大動作周波数 “Ｆｍａｘ”についてです。

図2でCMOS LSIの内部を簡易的に示してみました。ここで“Ｆｍａｘ”は、図2の”ノード①” をいかに早く充電できるかに等しいので、式(3)で表すことができます。

ここで想定していただきたいことがあります。単に電源電圧Ｖｅを下げると、CMOS LSIの最大動作周波数Fmaxが低下する問題が生じます。CMOS LSIの技術では、低消費電力でありながら高速応答性が保てることが特徴ですから、そのあたりを解決していく術であります。

次回は、電源電圧Ｖｅと最大周波数Ｆｍａｘの依存関係についてもう少し深く説明していきます。

曽根田光生

電気通信大学卒業。ソニー（株）で画像信号処理用LSI、ビデオメモリ、A/Dコンバータ、MPEG2チップの設計/商品化、低消費電力技術及びプレイステーション用セル回路設計などに尽力し、システムLSIに関連する特許を240件出願。ISSCC及びVLSI Circuitsのプログラム委員を歴任。工業所有権協力センター（財団）にて特許の先行技術調査を担当。 2023年ディー・クルー・テクノロジーズ（株）に入社。特許、半導体設計、技術人材育成等の業務に携わっている。

システムLSI技術とは？

2024年3月19日 2 システムL S I 教室, 技術情報

はじめまして。元ソニーの曽根田です。元ソニー技術者として、特にアナログ回路とシステムLSIの分野で数百件の特許創出に貢献させていただいたエンジニアです。デジカメや携帯電話、ゲーム機など日本のエレクトロニクス業界が生み出したあらゆる製品に入っている基幹部品=LSIは暮らしを根底から支え、その進化は人々の生活スタイルをダイナミックに変化させてきました。LSIの技術進化・とくにシステムLSIの低消費電 […]

はじめまして。元ソニーの曽根田です。

元ソニー技術者として、特にアナログ回路とシステムLSIの分野で数百件の特許創出に貢献させていただいたエンジニアです。デジカメや携帯電話、ゲーム機など日本のエレクトロニクス業界が生み出したあらゆる製品に入っている基幹部品=LSIは暮らしを根底から支え、その進化は人々の生活スタイルをダイナミックに変化させてきました。LSIの技術進化・とくにシステムLSIの低消費電力化技術の進化はこれから先も世界を変え続けていくものと考えています。

そこで、先の未来を技術で支えていくであろう若手エンジニアに、システムLSIに関心興味を持っていただきたいと思い、本シリーズを開始しました。ご同輩のエンジニア様にも復習や最新動向をつかむ目的で見てもらえると嬉しいです。

全体構成は下記リンクにまとめています。システムLSIの歴史を紐解きながら将来動向を踏まえつつ技術全体を網羅するテーマを設定し、順次拡充させて参ります。

※テーマ更新は順不同ですので、予めご了承ください。

システムLSI 教室目次

システムLSI開発の楽しみ

システムLSIの開発は、技術的な挑戦と創造性を同時に味わえる仕事です。もっと良いモノ、小さいモノ、もっと優れたサービスを生み出したいという欲望、これを技術者がその経験を持ち寄って解決するためにアイデアをひたすら考え抜く。ここに醍醐味があります。そして皆様それぞれの業界での開発技術を通じて世界中の課題を解決し、世の中が良くなっていくことは素晴らしいことです。私は今でも技術好奇心が旺盛で新しい技術を学ぶことが好きです。皆様と共に学び成長していきたいと思っています。今日新たにシステムLSIの世界に足を踏み入れる皆さんに寄り添えることを誇りに思います。さあ、システムLSIの世界へ一緒に飛び込んでみましょう！🚀

ディー・クルー・テクノロジーズ

曽根田光生

電気通信大学卒業。ソニー（株）で画像信号処理用LSI、ビデオメモリ、A/Dコンバータ、MPEG2チップの設計/商品化、低消費電力技術及びプレイステーション用セル回路設計などに尽力し、システムLSIに関連する特許を240件出願。ISSCC及びVLSI Circuitsのプログラム委員を歴任。工業所有権協力センター（財団）にて特許の先行技術調査を担当。 2023年ディー・クルー・テクノロジーズ（株）に入社。特許、半導体設計、技術人材育成等の業務に携わっている。

技術交流会「技術市場」

2024年3月12日 4 活動記録

D-CLUEでは今、月１回２テーマで技術交流会を続けています。この技術交流会は社内では「技術市場」と呼んでいますが、各エンジニアが研ぎ澄ましてきた技術を、今までのエンジニアと新しく仲間に加わったエンジニアとがわかりやすく伝えあっていく場のことです。D-CLUEには多彩な経験をもつエンジニアが加わっています。すべてのエンジニアに共通するのは、これまでの開発経験で培った専門技術を元にいままでにない付 […]

D-CLUEでは今、月１回２テーマで技術交流会を続けています。

この技術交流会は社内では「技術市場」と呼んでいますが、各エンジニアが研ぎ澄ましてきた技術を、今までのエンジニアと新しく仲間に加わったエンジニアとがわかりやすく伝えあっていく場のことです。D-CLUEには多彩な経験をもつエンジニアが加わっています。すべてのエンジニアに共通するのは、これまでの開発経験で培った専門技術を元にいままでにない付加価値の高い仕事をしていきたい、という思いを持っていることです。

私たちは「合わせミソ」というとても大事にしている開発手法があります。この実現にはまず、専門分野以外の技術にも精通していることが重要です。この「技術市場」の面白いところは、エンジニア同士が、互いの技術を教えたい、学びたいと有志で集っていて、この「合わせミソ」を上手にすすめ、互いに理解できる技術分野の裾野を拡げる＝”技術ののりしろ”を大きく強くすることができるのではないか、と考えてます。

さて、これまでに、この交流を通じて、当社製品である量子イジングFPGA「Qalmo」、超音波診断ワイアレスLSI「MACADAMIA」をはじめ、これまでのD-CLUEの開発で培った様々な技術のポイントについて、極めてきたエンジニアが順番に講師となってレクチャーをしてまいりました。

D-CLUEの技術をパワーアップさせること。そして、難しい技術の挑戦ができるように準備すること。

そのために、コミュニケーションを続けて技術研鑽してまいります。