第1章 ΔΣ ADCとは
ΔΣ（デルタシグマ）ADCは、少ない回路構成で高精度（16bit以上）なA/D変換を実現できるA/Dコンバータです。基本構成は、積分器・量子化器（コンパレータ）・ディジタルのフィードバック回路から成り立っており、時間的に平均を取りながら精度を高めるという考え方に基づいています。
◆ナイキスト系ADCとΔΣ ADC
いわゆるナイキスト系ADC（SAR型やパイプライン型など）では、アナログ信号を一定周期ごとにサンプリングし、その瞬間の値をディジタル化します。
アナログからディジタルへの変換は高速に出来ますが、20bitクラスの高分解能を安定して得るのは難しく、抵抗やコンデンサのばらつき、リファレンス電圧のわずかな揺らぎが誤差の原因になります。
一方ΔΣADCは、「高速で何度もサンプリングし、平均的に正しい値を求める」方式です。
いわば、時間軸を使って精度を稼ぐ現実的なアプローチといえます。
ナイキスト系ADCが10kHzで直接20bit精度を求めるのに対して、ΔΣADCでは一例として、10MHz（10Msps）の高速クロックで1bitデータを出力し、その大量のビット列を後段のディジタル処理で平均化します。
この結果、最終的に20bit相当の高精度が得られます。
ΔΣ ADCの図にある、黄色いブロック「Digital filter」は、ΔΣADCの精度を支える重要な要素です。
このブロックでは、1bit出力を入力として低域通過（LPF）処理と「デシメーション（Decimation）」を行います。
LPFで高周波ノイズを除去し、Decimationでサンプリングレートを落として信号帯域を整えます。
このように、ΔΣADCは「高速サンプリング＋ディジタル平均化」によって高精度を達成しているのです。
もう一つの特長は、アナログ部の回路が非常に簡潔で安定している点です。ΔΣ変調器の多く見られる構成は、オペアンプを使った2段の積分器と1bitの比較器というシンプルな構成で、部品ばらつきや温度変動の影響を受けにくい構造になっています。
そのため、微細化や低電圧動作が進む現在の半導体プロセスでも扱いやすく、IoTセンサーや医療・計測機器など、低消費電力かつ高精度が求められる分野に広く使われています。
◆素子ノイズと量子化ノイズ
さて、A/Dコンバータ（ADC）の出力信号には、さまざまなノイズが含まれています。
ΔΣADCの技術を理解するまえに、素子ノイズと量子化ノイズの違いを知っておく必要があります。
素子ノイズとは、トランジスタや抵抗などの回路素子がもつ物理的なノイズです。
例えば、MOSFETや抵抗の熱雑音、MOSFETの1/fノイズなどがこれにあたります。
これらはデバイスが存在する限り避けられないもので、物理的ノイズと呼ばれます。
一方で、量子化ノイズは、アナログ信号を有限のディジタル値に変換する際に生じる誤差です。
アナログ入力信号が連続値であるのに対し、ディジタル出力は階段状の離散値でしか表現できないため、その差分が誤差として現れる、システム的なノイズです。
図のように量子化ノイズは±0.5LSBの範囲でランダムに発生し、ADCの分解能が低いほど誤差の幅が大きくなります。逆に分解能を上げ、量子化ノイズを小さくできれば、それだけ高精度なADCが実現できるということになります。
ΔΣADCの設計とは、信号処理と制御理論の考え方で量子化ノイズを小さくすることにあります。
この考え方を実践する上で重要となるアプローチが２つあるので、次章でご紹介します。
◆オーバーサンプリングとノイズシェーピング
ΔΣ ADCにおいて、量子化ノイズを抑えて信号を取り出すアプローチとして、特に重要なものが2つあります。
1つは「オーバーサンプリング（Oversampling）」です。
これは信号帯域よりもずっと高いサンプリング周波数でデータを取ることで、
量子化ノイズを広い周波数範囲に拡散させ、信号帯域内の量子化ノイズ密度を下げる手法です。
2つ目は「ノイズシェーピング（Noise Shaping）」です。
ΔΣ ADCの中には積分器が入っており、フィードバックを通じてノイズ成分の周波数分布を変えます。
その結果、信号帯域内の量子化ノイズを小さくし、高い周波数に追いやることができます。
この「オーバーサンプリング」と「ノイズシェーピング」を組み合わせ、高速なクロックで1bitデータを生成し、ディジタル処理で多bit精度に変換するというのがΔΣ ADCの基本動作になります。
ちなみにこの2つのアプローチはΔΣ ADC以外でも使えるので、理解しておくとご自身の技術の幅も広がります。
さて次は、ΔΣ ADCの根幹を支えるオーバーサンプリングのアプローチを、量子化ノイズとの関係を交えながら詳しく解説します。
