今日は、アーキテクチャの工夫による低消費電力化の方法です。
アーキテクチャの工夫による低消費電力化の方法として、並列処理、パイプライン処理が従来よりある処理技術として有名です。
並列処理
そのうちの１つ、並列処理の概略図を（図14）に示します。例えば、ある演算器を２つ並列に配置します。この配置ですと演算機１つの場合と比較して、同一スループットに対して演算サイクルタイムを２倍に広げる事ができます。という事は動作周波数を１／２に下げられるので、電源電圧Ｖｅを約1/3にする低消費電力化が図れることになります。
ただしデメリットもあります。並列２系統の回路が必要ですから、当然ながらチップ面積が大きくなりますので、システムＬＳＩのコスト（またはチップサイズ）と消費電力とはトレードオフの関係になりますので、並列処理はとにかく低消費電力を重視する製品向けのＬＳＩに適した方式であると言えます。
