ブログ | 1 アナログ回路教室 | ディー・クル―・テクノロジーズ | Page 7

bookmark_border負帰還 (3)

少し間が開いてしまいましたが、今回は前回触れなかった「ゲイン余裕」とか「位相補償」について話してみたいと思います。

まずは「ゲイン余裕」が無い場合、どんなことが起きるかを紹介します。

上のボード線図は、位相余裕は90°以上あり十分ですが、ゲイン余裕は9dB程度しかない状態です。

この状態で出ループを閉じてアンプの入力=>出力の周波数特性を見ると、ゲイン余裕が少ない周波数(この例では2MHz以上)にピーキングが発生します。

アンプの出力波形は、一見よさげに見えますが、拡大してみると・・・

ゲイン余裕が確保できているときの波形(赤色)に対して、ゲイン余裕がないときの波形(青色)は歪んでしまっています。

現実の回路では、ゲイン余裕だけがなくなるケースは少ないため位相余裕の方に注意が行きますが、ゲイン余裕も目を配らないと後で痛い目を見ます(汗)。

続いて位相補償について触れたいと思います。

たいていの負帰還回路は上の様な構成になっています。制御したい成分を”検出回路”で検出し、目標値と比較した後、平滑化して元のアンプの反転入力に戻します。平滑化は無くてもすむ場合もありますが、帰還回路で発生した雑音を除去するためにLPF(Low Pass Filter)を入れるケースがほとんどです。

出力電圧の平均をある値に制御する(一致させる)ときなどは、平均値を検出するためにLPFを使います。このような場合、検出回路と平滑回路の両方に位相が遅れ、位相余裕がなくなりループが不安定になり、リンギングが発生します。

これを改善するためには平滑回路と(平均値)検出回路の時定数を”大きく離すこと”が有効です。

青の線の場合は、2桁しか時定数に差が無いのですが、赤の線では、4桁の落差を時定数につけています。

時定数に落差をつけることで、リンギングはなくなります・・・しかし、収束するのに時間がかかるようになってしまいます。

別の方法で、位相余裕を改善するには”位相戻し”回路を使う方法があります。

上は普通の平均値検出回路(単なるRCのLPFです)ですが、下は位相戻し回路を追加した平均値検出回路です。

抵抗R2が追加されただけなのですが、R2とC1が微分回路になっているため位相が進み、遅れていた位相を補正することが出来ます。

位相戻し回路が入った赤線は位相余裕も多く確保できていて、リンギング量が少なくなっていることが分かります。

位相補償の方法として”時定数を大きく離す”、”位相戻し回路を入れる”の2種類を紹介しましたが、後者のほうが応答速度(収束)を遅くすること無く安定動作をするので広く使われています。

負帰還回路を安定動作させるためには”位相が0°の時に利得を正にしないこと” が基本なので位相補償のやり方は様々ですが、負帰還回路に共通して言えるポイントは以下の2点です。

     ✔ 検出は迅速に。

     ✔ 比較結果はゆっくり戻すこと。

会社や組織をうまく機能させるコツも負帰還回路と一緒で、”情報を迅速に集めて、的確に判断し、じっくりと実施する”こと、すなわち、”位相余裕を確保すること”ではないかと思います。

次回はPLLの話を始めたいと思います。

bookmark_border負帰還 (2)

今回は「負帰還の安定性」について触れてみたいと思います。

負帰還は、戻ってくる値が入れた信号に対して負(つまり、反対)なので、負帰還といいますが、負ではなくなると「正帰還」になります。正帰還は入力した信号と同じ向で信号が帰ってくるので、いっそう入力信号は強調されます。その結果、「発振」という現象が起きます。

意図して発振するのはいいのですが、そうでない場合は・・・いろいろと問題が起きます。

発信器を作ろうとするとなかなか安定した発信ができないのに、発信しなくても良い所で安定して発振する発信器を作ってしまった経験がある方もいると思います。

不期間が不安定の時はどんなことが起きるのか、一例を紹介してみたいと思います。

不調をうったえる上のような帰還回路がついている増幅器の出力波形を見たら下のような波形が出ていて、

不調の原因はこの”うねり”じゃないかと思って、波形に続いて周波数特性を取ってみると・・・

50kHzあたりにピーキングが出ている事が分かりました。どうもこのピーキングが原因のようです。

帰還回路で発生するこういった問題の原因を調べるのに「ボード線図」言うものがあります。

ボード線図は、横軸に周波数、縦軸に利得と位相を書いたグラフです。

ボード線図を書くには、帰還回路の一部を切って(ループを開いて)信号源を入れます。

この信号源の信号がどのような振幅と位相で元に場所に戻ってくるかをプロットします。

つまり、A点の信号がどのくらいの大きさになって、また、どのくらい遅れてB点に戻ってくるか と言うことを周波数を横軸にして調べた結果が「ボード線図」です。

負帰還が安定して動作するかを判定する重要なパラメータが、「位相余裕」と「ゲイン(利得)余裕」です。

「位相余裕」は利得が0dBとなったときに、どれだけ位相が0°に対して残っているかを言い、

「ゲイン余裕」は、位相が0°になった時に、どれだけゲインが0dBから負の値になっているかを言います。

どちらのパラメータも、“位相が0°の時に利得を正にしないこと” をチェックするものです。

位相が0°であるという事は、A点と同じ位相でB点に信号が戻ってくることを意味していますし、利得が正という事は、A点から入力した信号が減衰しないでB点に帰ってくる事です。

入れた信号と同じタイミング(位相)で、入れた信号より大きな信号が戻ってきて加わったら、信号はどんどん大きくなり・・・発振が始まってしまいます。

位相が0°の時に利得を正にしないことは、発進しないための条件です。

(逆に、位相が0℃の時に利得を正に保つこと が発振し続けるための条件です)

上の例では、ゲイン余裕は20dB以上ありますが、位相余裕が15°程度しかなく、これがピーキングの原因であったと言えます。

また、ピーキングの出る周波数(50KHzくらい)は、利得=0dBとなる周波数とほぼ同じになります。

位相余裕が足りないので、回路を修正して位相余裕を確保してみましょう。

(どのように回路を直したかは、周波数特性と部品定数の関係を含めて、別の機会に説明したいと思います)

位相余裕が50°程度まで増え増した。この状態で、負帰還回路を閉じてアンプの周波数特性と波形を観測してみると・・・

ピーキングが減って、”うねり”の時間も量も少なくなったことが分かると思います。

次回は今回触れなかった「ゲイン余裕」に触れながら、位相余裕やゲイン余裕を改善するために行う「位相補償」について

話してみたいと思います。

bookmark_borderエミッタフォロア(その3)

今回は「エミッタフォロア(その3)」です。

前回はエミッタフォロアの出力インピーダンスを計算しました。今回は入力インピーダンスを計算してみたいと思います。

エミッタフォロアの入力インピーダンスを計算する

等価回路モデルを確認する

この等価回路から以下の関係式が導き出せます。

等価回路図から関係式を導く

これらを整理して、Vbとibの関係を求めます。

なので前回の式(A)と合わせると、Vbは以下のように表せます。

入力インピーダンスとは、ibが変化したときにどのくらいVbが変化するかという事なので、

を求めればよいことになります。つまり

となります。ここで、

を代入すると、

となります。インピーダンスの大きさは、

です。この式でω→0とすると、

ω→∞では、

つまり、直流では入力インピーダンスは無限大に、高周波ではR+ZLになると言っています。

回路図Simulationから結果を確認する

今回の最初の回路図のSimulation結果を下の図に示します。

等価モデルで計算したとおり、高周波ではR+RLになっていますが、低周波では無限大にはなっていません(^_^;

今回のモデルでは順方向電流増幅率βを考慮していないためなのですが、そのモデルでの計算は結構面倒な予感がしますので、別の機会で実施したいと思います。

次回は、PLL関連について触れてみたいと思っています。