今日は引き続きBGR(Band Gap Reference)を紹介したいと思います。
図1は前回のBGRの基本部分に抵抗R1,R2を追加したものです。VBGR電圧を変化させると、右のグラフのようにVa,Vbが動きます。前回はVa,Vbに電流源を印加しましたが、今回は簡易的に抵抗を使いました。
右のグラフのVaとVbが等しくなるようにVBGRを制御します。
制御には電圧制御電流源G0を使います。（電圧源で制御も出来ますが、具体的な回路にするときにPchに置き換えやすいので）この回路をサブサーキットにして、1KΩ野抵抗入れて電源V0を起動したときに様子は次の様になります。
電源VCCが変化してもVBGRは1.2V付近で安定しているのが分かると思います。また温度が変化してもVBGRは動いていない事もわかるかと思います。
次回は、電圧依存電流源を実際の回路に置き換えた場合とスタートアップ回路について紹介したいと思います。
今日は電源などに広く使われているBGR(Band Gap Reference)について今回は触れてみたいと思います。
Band Gapと言われても、Bandとは？ 何と何のGap？などの疑問が出てきますが、その辺りの歴史は良く知りません。ただ、Referenceと言うことから”基準“であることに間違いはないです。
基準電圧を作るには電源電圧を使う(抵抗で分圧して欲しい電圧を作る)のが一番簡単なのですが、電源電圧が変化すると、基準電圧も変わってしまいます。
回路設計をしていると、コンパレータの閾値や電流源の電流値など、電源が変化しても変って欲しくない値が必要になってきます。
こういった値を回路の中で作るには基準となるものが必要で、BGRが良く使われます。
BGRを作っているのは図 1にかいた2つのダイオードと抵抗です。
特徴的なのは、抵抗が付いている側のダイオードは並列なのですが、抵抗がないほうは1つです。
この回路のVa,Vbに同じ電流を流した時に、Va,Vbの電圧を見て見ると、次のようになります。
ダイオードしか付いていないVa(緑の線)はあまり傾斜が無く比較的平らになります。（つまり、電流が流れてもあまり電圧は変化しません）。一方で抵抗が付いているVb(オレンジの線)は傾斜を持っています。（抵抗があるので、電流が増えれば電圧も増えます)。
このVaとVbの交わる点（縦の赤いカーソル）がBGR電圧を作り出しているのです。
つまり、この交点となる電流は温度と抵抗値のみで決まっていて、電源電圧とは全く無関係なのです。計算式を使って説明しないと納得できない方もいると思いますので、やってみます。ダイオードの順方向電圧Vfと順方向電流Ifの関係式は、
で表されて変形すると
となります。図 1の回路に当てはめると、
注）右側のダイオードは並列にm個並んでいるので、一個当たりに流れる電流はIb/mと成ります。
このVaとVbが等しくなる点の電流を計算すると、
と成りますが、逆飽和電流：Isは通常1e-15などと非常に小さな値をとるので、Ia>>Is、Ib>>Isから
と近似できます。更にIa=Ib=Ifとすると、
を得ることが出来ます･･･VtとRbgrと定数しか残っていないです。
この式の凄い所は「電源電圧や電流がどこにも入っていない！｣ことです。つまり、電流Ifは電源電圧や電源電流とは無関係に決まると言うことです。
この電流Ifに抵抗Rcを付けた時に発生する電圧Vcは、
と成って、電源電圧とは全く無関係で、抵抗比
と定数Ln(m)とVt（つまり温度)に依存する電圧を作り出すことが出来ます。
更にVtに依存する部分、つまり温度をキャンセルできれば、温度、電源電圧、素子の絶対値バラツキとは全く無関係な電圧を作り出すことが出来ます。
次回は、VaとVbを一致させる回路を含めて、BGR回路全体を紹介したいと思います。
昨今はチャージリサイクリングによる低消費電力化の研究が活発です。その１つを今日はお話します。
以前の記事で解説した数式を１つ思い出していただきたいのですが、CMOSLSIの消費電力の算出で、Ｐｃは(1)「Ｃ・Ｖｉ・Ｖｅ・ｆ」もしくは(2)「Ｃ・Ｖｅ2・ｆ」で表されます、と申し上げました。このうちＶｉを、「チャージリサイクリング」と呼ばれる低消費電力化を図る技術についてご紹介します。
ブログをご覧の皆様には基本的レベルの事ですが、重要なのであえて申し上げますと、ＬＳＩの内部ノードは、演算動作に応じてＶｅと０の間を遷移します。内部ノードを、０→Ｖｅにする時は電源から所定のノードへ電荷を供給し、Ｖｅ→０にする時はノードの電荷をＧＮＤへ引き抜いています。
演算動作中、演算を実施しているノードと、これから演算を開始するノードがＬＳＩ内で同時に存在します。すなわち“Ｖｅ”へ充電したいノードと“０”へ放電したいノードが混在する。ということが頻発します。この状態でノード毎に充放電すれば、当たり前ですが消費電力量は増えますね。
チャージリサイクリングとは、あるノードをＶｅ→０にする時、その電荷をすべてＧＮＤへ捨てるのはもったいないので、電荷の一部を０→Ｖｅにしたい別ノードへ渡して再利用する技術なのです。
なんとも賢い方法ですね。原理図を示します。
メカニズムを簡単に説明します。
ノード[A]、[B]を各々Ｖｅ→０、０→Ｖｅにする場合、ｔ１のタイミングでＳ１をＯＮさせ電荷分配によってノード[A]および[B]をＶｅ／２にします。次いでｔ２のタイミングでＳ２（ＧＮＤ側スイッチ）、Ｓ３（電源側スイッチ）をＯＮし、ノード[A]、[B]を各々目標のＶｅ／２→０、Ｖｅ／２→Ｖｅにします。この過程において、ノード[A]の放電する電荷の１／２はノード[B]を充電するために再利用されている。このチャージリサイクリング技術によって、消費電力を１／２に低減する事ができるわけです。
さらに、図17にこの技術を強誘電体メモリ(FeRAM)へと応用した事例を示します。従来強誘電体メモリは、セルプレート線に容量値の大きい強誘電体メモリセルが接続されており、その充放電時の消費電力が大きな問題でした。
メモリアクセスによってセルプレート選択線ＣＰ１＝“１”（選択）からＣＰ２＝“１”へ切り換えるとき、まず、電荷回収用容量線ＣＰ０とＣＰ１をＳW１によってＯＮさせ、ＣＰ１とＣＰ０とを電荷分配させる。この時、ＣＰ１の電荷の一部がＣＰ０へと転送されます。次にＣＰ０とＣＰ２をＳW２によってＯＮさせると、ＣＰ０の電荷の一部がＣＰ２へ転送されます。
すなわち、放電すべきＣＰ１の電荷の一部が、スイッチドキャパシタ動作によってＣＰ１→ＣＰ０→ＣＰ２のパスで、充電すべきＣＰ２で再利用することができるのですね。この時 ＣＰｎ／ＣＰ０値を最適化すれば、およそ５０％近い電荷再利用効率を得る事ができた、という事例になります。
ポイントは、ＣＭＯＳＬＳＩで使われる電力のほとんどが「容量の充放電」で費やされている事実です。ですから、チャージリサイクリングのような「容量の充放電」をコントロールする技術は低消費電力化において重要な技術です。言い換えるなら、LSI回路設計における低消費電力化とは「ある大きな容量のノードを放電する時、その電荷をどこか他のノードに利用できないか？」が本質といっても過言ではありません。（その解決策を考えるのがLSI技術者の面白いところでもありますね）
さて、システムLSIの低消費電力化技術についてはひとまず終え、次は高速化技術についてご紹介できればと思います。